Paper accepted at Jornadas SARTECO 2019
The paper entitled “Mejora de un Código de Corrección de Errores para tolerar fallos adyacentes bidimensionales” written by J. Gracia-Morán, L.J. Saiz-Adalid, D. Gil-Tomás, J.C. Baraza-Calvo and P.J. Gil-Vicente has been accepted at Jornadas SARTECO 2019.
Abstract:
Durante estos últimos años, el desarrollo tecnológico ha permitido aumentar la escala de integración de los circuitos integrados. En particular, este aumento ha posibilitado la creación de sistemas de memoria de gran capacidad. Sin embargo, también ha provocado un incremento en su tasa de fallos, aumentando la probabilidad de que se produzcan Single Cell Upsets (SCUs) o Multiple Cell Upsets (MCUs).
Una posible solución para tolerar estos errores es el uso de Códigos de Corrección de Errores (del inglés Error Correction Codes – ECCs). Dependiendo del ECC introducido, es posible corregir una gran variedad de tipos de errores, teniendo en cuenta que la introducción de un ECC implica una serie de sobrecargas a considerar, sobre todo cuando el ECC se utiliza en aplicaciones empotradas.
En un trabajo anterior presentamos un ECC diseñado para corregir fallos adyacentes, apto para aplicaciones empotradas. En este trabajo se presenta una mejora de este ECC que amplía la cobertura de error frente a fallos adyacentes sin aumentar el número de bits extra necesarios para corregirlos.
Paper accepted at ITACA-WIICT 2019
The paper entitled “Comparison of an Improved Matrix-based Error Correction Code”, written by J. Gracia-Morán, L.J. Saiz-Adalid, D. Gil-Tomás, J.C. Baraza-Calvo and P.J. Gil-Vicente has been accepted in the Workshop on Innovation on Information and Communication Technologies (ITACA-WIICT 2019).
Abstract:
Nowadays, the probability of occurrence of Single Cell Upsets (SCUs) or Multiple Cell Upsets (MCUs) has increased due to the continuous in-crement in the integration scale of CMOS technology, that has provoked an augment in the fault rate. SCUs and MCUs are particularly common in comput-er memory systems. To tolerate errors, it is common the use of Error Correction Codes (ECCs). Nevertheless, when using ECCs, a series of overheads are add-ed: extra bits to detect and/or correct errors, and some area, power consumption and delay overheads of the encoders and decoders circuits.
In order to tolerate MCUs, different approaches have been presented in the lit-erature. Specifically, in this work, we present a complete comparison of differ-ent matrix-based ECCs, some of them recently presented.